■ 本社

〒104-0043
東京都中央区湊1-1-12 HSB鐵砲洲
TEL: 03-6262-8400（代）　FAX: 03-6262-8408（代）

【交通機関】
・JR　京葉線八丁堀駅Ｂ３出口徒歩約3分
・東京メトロ　日比谷線八丁堀駅Ａ２出口徒歩約5分
・東京メトロ　有楽町線新富町駅７番出口徒歩約8分
・都営地下鉄　浅草線宝町駅Ａ１出口徒歩約11分
・東京メトロ　東西線茅場町駅３番出口徒歩約12分
・東京メトロ　銀座線京橋駅１番出口徒歩約13分

■ 西日本オフィス

〒532-0003
大阪市淀川区宮原4-3-12 新大阪明幸ビル7F
TEL: 06-6150-0930　FAX: 06-6392-5920

【交通機関】
JR 新大阪駅より徒歩約10分
地下鉄 新大阪駅より徒歩約10分

■ 福岡オフィス

〒812-0016
福岡県福岡市博多区博多駅南1-3-6 第三博多偕成ビル 6F
TEL: 092-452-7880　FAX: 092-452-7881

【交通機関】
JR 博多駅　筑紫口より徒歩約5分

■ 熊本オフィス

〒862-0951
熊本県熊本市中央区上水前寺1-6-41　OCOビルディング 10F
TEL: 096-288-6661　FAX: 096-288-6668

日付	題名	執筆者	学会名	地域
26-28 Oct-22	CMOS Reference Voltage Source Using Drain Current Temperature Characteristics	akafumi Kamio, Tianrui Feng, Lei Sha, Jun-ichi Matsuda, Takashi Hosono, Souma Yamamoto, Shogo Katayama, Anna Kuwana, Haruo Kobayashi : Gunma University Kouji Hirai, Akira Suzuki, Satoshi Yamada, Tomoyuki Kato, Ritsuko Kitakoga, Takeshi Shimamura, Gopal Adhikari, Nobuto Ono, Kazuhiro Miura, Shigeya Yamaguchi : Jedat Inc.	The Seventh International Conference On Consumer Electronics (ICCE) Asia (ICCE-Asia)	South Korea
7-Mar-22	アナログ集積回路面積削減のためのボトルネックチャネル配線の提案	谷口和弥, 田湯智, 高橋篤司 （東工大） 轟祐吉, 南誠 （ジーダット）	電子情報通信学会VLSI設計技術研究会	Japan
18-Feb-21	データシートを用いたトレンチ型IGBTの素子構造推定	有馬大生, 宗形恒夫, 黒川敦, 今井雅, 金本俊幾	令和2年度 情報処理学会東北支部研究会	Hirosaki, Japan
7-Nov-20	Feedback Operation Analysis of Temperature Insensitive MOS Reference Current Source with Self Bias Circuit	Souma Yamamoto, K. I.Ebisawa, Y. Abe, T. Ida, Y. Shibasaki, N.Tsukiji, A.Kuwana, H. Kobayashi : Gunma University A.Suzuki, Y. Todoroki, T. Kakinoki, N. Ono, K. Miura : Jedat Inc.	6th Taiwan and Japan Conference on Circuits and Systems (TJCAS 2020)	On-line
23-Oct-20	Operation and Stability Analysis of Temperature Insensitive MOS Reference Current Source with Self Bias Circuit	Souma Yamamoto, K. I.Ebisawa, Y. Abe, T. Ida, Y. Shibasaki, N.Tsukiji A.Kuwana, H. Kobayashi : Gunma University A.Suzuki, Y. Todoroki, T. Kakinoki, N. Ono, K. Miura : Jedat Inc.	17th International SoC Design Conference (ISOCC 2020)	Yeosu, Korea
20-Feb-20	パワーモジュールの熱応力連成解析に向けたIGBT等価回路モデルに関する検討	伊藤颯太、 宗形恒夫、 黒川敦、 今井雅、 金本俊幾	令和元年度　第6回情報処理学会東北支部研究会	Hirosaki, Japan
5-Jun-19	Practical cell based analog design methodologyⅡ (AnaCell)	Akira Suzuki, Yukichi Todoroki, Tomoyuki Kato, Masanori Kusano, Nobuto Ono, Kazuhiro Miura, Kazuyuki Kawauchi : Jedat Inc. Takashi Ida, Yudai Abe, Yukiko Shibasaki, Anna Kuwana, Haruo Kobayashi : Division of Electronics and Informatics, Gunma University	Design Automation Conference 2019 Designer Track	Las Vegas, USA
8-Nov-18	Variability in Thermo-mechanical Stress Applied to the Bonding Junction of Power MOSFET	Toshiki Kanamoto, Kazuaki Nomiya, Koki Kasai, Atsushi Kurokawa, Masashi Imai, Tsuneo Munakata	11th ACM/IEEE Workshop on Variability Modeling and Characterization (VMC)	San Diego, USA
27-Jun-18	Practical cell based analog design methodology (AnaCell)	Akira Suzuki, Yukichi Todoroki, Atsushi Wada, Tomoyuki Kato, Masanori Kusano, NobutoOno, Kazuhiro Miura	Design Automation Conference 2018 Designer Track	San Francisco, USA
25-Aug-17	PowerMOSデバイス熱設計のためのボンディングワイヤモデルの構築	太田　拓磨， 葛西　孝己， 今井　雅， 黒川　敦， 金本　俊幾， 宗形　恒夫	平成29年度　電気関係学会 東北支部連合大会	Hirosaki, Japan
19-Jun-17	Resistance Driven Routing Methodology of Power Supply Network for Low Power and Multiple Voltage Design	Makoto Minami, Mathieu Molongo, Kenji Aoyama, Chen Lingfeng, Zhu Xiaoke, Kouji Ishihara, Nobuto, Ono (Speaker), Syunichi Kuwata, Kazuhiro Miura, Koutaro Hachiya	Design Automation Conference 2017　Designer Track	Austin, USA
6-Jun-16	PLL design using automatic analog migration tool	Akira Suzuki, Nobuto Ono, Yoshiyuki Kato, Hiroyuki Rokugawa, Tomoyuki Kato, Yukichi Todoroki, Kazuhiro Miura	Design Automation Conference 2016　Designer Track	Austin, USA
10-Sep-15	アレイ状グループのグループ内フロアプラン候補の選択方法	大井　悠輔, 南　誠, マイ　ヴァン　キュー	2015年電子情報通信学会 ソサイエティ大会	Sendai, Japan
4-Jun-15	Circuit Design Method for MOS Analog-Design Reuse	鈴木　彰, 轟　祐吉, 小野　信任, 三浦　一広	Design Automation Conference 2015 Designer Track	San Francisco, USA
31-Jul-12	フリップフロップのNBTI信頼性性能解析	渡邊　眞之, 星　誠, 宮崎　浩, 小野　信任, 蜂屋　孝太郎, 黒川　敦	電子情報通信学会 第25回 回路とシステムワークショップ	Awaji, Japan
8-Mar-12	Precise Expression of nm CMOS Variability with Variance/Covariance Statistics on Ids(Vgs)	Koutaro Hachiya, Hiroo Masuda, Okamoto Atsushi, Masatoshi Abe, Takeshi Mizoguchi, Goichi Yokomizo	SASIMI 2012 Technical Program Committee	Beppu, Japan
1-Sep-11	CMOSドライバ回路遅延のNBTI劣化ばらつき特性解析	佐方　剛, 成木　保文, 奥村　隆昌, 金本　俊幾, 増田　弘生, 佐藤　高史, 橋本　昌宜, 古川　且洋, 田中　正和, 山中　俊輝	情報処理学会 研究部門　シンポジウム	Toyohashi, Japan
5-Jun-11	Quality Assurance Methodology of Compact MOSFET Models including Variability Effects	Hiroo Masuda, koutaro Hachiya, Goichi Yokomizo	Design Automation Conference 2011 User Track	San Diego, USA
2-Jul-10	RTNを考慮した回路特性ばらつき解析方法の検討	増田　弘生, 佐方　剛, 佐藤　高史, 橋本　昌宜, 古川　且洋, 田中　正和, 山中　俊輝, 金本　俊幾	情報処理学会 研究部門　シンポジウム	Toyohashi, Japan
27-Aug-09	SRAM　セル歩留まり解析時間短縮に向けたモンテカルロ高速化手法の提案	佐藤　修平, 蜂屋　孝太郎, 西田　彰男, 蒲原　史朗	情報処理学会 システムLSI設計技術研究会	Tokyo, Japan
21-Apr-09	An Automatic Design Method for MOS Analog Circuits using Reduction of Independent Design Variables Based on Topological Constraints	Katsuhiro Furukawa, Yasuaki Inoue, Saburo Hojyo	Workshop on Circuits and Systems in Karuizawa	Karuizawa, Japan
2-Mar-06	Adaptive Porting of Analog IPs with Reusable Conservative Properties	Takashi Nojima, Shigetoshi Nakatake, Toru Fujimura, Koji Okazaki, Yoji Kajitani, Nobuto Ono	ISVLSL06	Karlsruhe, Germany
2-Mar-06	Multi-SP: A Representation with United Rectangles for Analog Placement and Routing	Ning Fu, Shigetoshi Nakatake, Mitsutoshi Mineshima	ISVLSL06	Karlsruhe, Germany
2-Mar-06	Formulating the Empirical Strategies in Module Generation of Analog MOS Layout	Tan Yan, Takashi Nojima, Shigetoshi Nakatake	ISVLSL06	Karlsruhe, Germany
8-July-05	CAD Technology for LCD Design	Tsuneo Munakata, Kouji Yamaguchi, Hideaki Chida	AM-LCD ’05 pp327–pp330	Kanazawa, Japan
18-Apr-05	The Oct-Touched Tile: A New Architecture for Shape-Based Routing	Ning Fu, Shigetoshi Nakatake, Yasuhiro Takashima, Yoji Kajitani	GLSVLSI 2005 P1.13	Chicago, USA
Dec-04	Abstraction and Optimization of Consistent Floorplanning with Pillar Block Contraints	Ning Fu, Shigetoshi Nakatake, Yasuhiro Takashima, Yoji Kajitani	IEICE TRANS. FUNDAMENTALS, VOL.E87-A, NO.12 pp.3224 — 3232	Tokyo, Japan
Dec-04	A Fast Algorithm for Crosspoint Assignment under Crosstalk Constraints with Shielding Effects	Keiji Kida, Xiaoke Zhu, Changwen Zhuang, Yasuhiro Takashima, Shigetoshi Nakatake	IEICE TRANS. FUNDAMENTALS, VOL.E87-A, NO.12 pp.3258 — 3264	Tokyo, Japan
Dec-04	A Device-Level Placement with Schema Based Clusters in Analog IC Layouts	Takashi Nojima, Xiaoke Zhu, Yasuhiro Takashima, Shigetoshi Nakatake, Yoji Kajitani	IEICE TRANS. FUNDAMENTALS, VOL.E87-A, NO.12 pp.3301 — 3308	Tokyo, Japan
26-Apr-04	A Device-Level Placement with Multi-Directional Convex Clustering	Takashi Nojima, Yasuhiro Takashima, Shigetoshi Nakatake, Yoji Kajitani	GLSVLSI 2004 pp.196 — 201	Boston, USA
29-Jan-04	Multi-Level Placement with Circuit Schema Based Clustering in Analog IC Layouts	Takashi Nojima, Xiaoke Zhu, Yasuhiro Takashima, Shigetoshi Nakatake, Yoji Kajitani	ASP-DAC 2004 pp.406 — 411	Yokohama, Japan
28-Nov-03	アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル 配置手法の提案	野島 隆志, 朱 小科, 高島 康裕, 中武 繁寿, 梶谷 洋司	デザインガイア 電子情報通信学会 信学技報 pp.193 — 198	Kitakyushu, Japan

■事業内容

1．LSI、FPD等向け回路・レイアウト設計用EDAソフトウェアパッケージの研究開発
2．LSI、FPD等向け回路・レイアウト設計用EDAソフトウェアパッケージの販売
3．LSI、FPD等向け回路・レイアウト設計用EDAソフトウェアパッケージ（他社開発）の代理販売
4．上記EDAソフトウェア稼動に関わる顧客サポートサービス
5．上記EDAソフトウェアの使用法教育サービス（新人教育、レベルアップ教育等）
6．カスタム仕様ソフトウェアの開発受託サービス
7．半導体開発受託サービス
8．特定プロセス用PDKの開発受託サービス
9．設計環境構築・改善支援サービス（設計TAT短縮、設計品質向上）

---

■ EDAの重要性

EDA（Electronic Design Automation）は電子機器や電子部品の設計・製造に不可欠な電子系CAD/CAMソフトウェアのより広い概念です。
電子機器には、PCやデジカメ、DVD、TVなどの情報家電、また携帯電話、GPSなどの携帯機器がありますが、これらの電子機器は半導体（LSI）や液晶パネルなどの電子部品の塊といっても過言ではありません。Hybrid車を代表とする自動車も、使用されている電子部品の量やコストから言えば、今や立派な電子機器と言えます。
電子機器の競争力は電子部品の能力に大きく依存しており、電子部品には高機能化、高性能化、低消費電力化、低コスト化が絶え間なく求められています。EDAはこれらの設計者にとって不可欠かつ極めて重要な生産財となっています。

---

■ ジーダットの強み

日本の電子・電気製品の競争力の源泉となっているカスタム電子部品設計では、性能・品質・コストへの要求がとりわけ強く、従来から設計の自動化などによる開発効率の向上が難しい分野となっています。
当社は、レイアウト設計の自動化にいち早く取り組み、設計の初期段階からの自動設計フローを実現し、従来の設計手法と比較して、すでに１/３～１/５に設計期間を短縮した実績をもっています。また、熟練設計者のノウハウを設計制約情報として蓄積し、この設計制約を確実にレイアウトに反映させる機構を開発したことにより、回路設計とレイアウト設計の繰り返しを削減して、設計者のこだわりと設計期間の大幅短縮を実現できるようになりました。
回路設計においても、シミュレーション及び結果の解析時間の短縮のほか、無駄なシミュレーションを削減し、重要なシミュレーションは増やす、設計制約情報の有効性を回路設計段階でビジュアルに確認する、等々により、設計品質を上げ、回路設計そのものの効率を上げると同時に、レイアウトを含めたトータルな設計品質の向上と設計期間短縮を実現します。

---

■ ワールドワイドビジネス

当社は世界で存在感のあるEDA事業を目指しています。
世界を視野に入れた製品開発を行うとともに、世界中の優れたEDA企業と提携し、フォーカス分野で先行する当社の製品群や技術に、関連する技術や補完製品を取り込んで、より価値のあるソリューションをご提供しています。
海外販売では、中国・上海、韓国・ソウル、台湾・新竹、米国・西海岸などに販売代理店を置いて、日本同様の手厚いユーザ・サポートを行っています。

---

---

---

---

---