新機能　～Enhancement～

FishTailのSDC検証フローは、GateまたはRTLレベルのTcl制約とともに、設計データのRTL記述を読み取ります。 Refocusは、制約を設計データにマップし、構文と制約の問題をチェックします。制約はConfirmを使用してFormalに検証され、強力なデバッグ環境を使用して設計者に提示されます。Formalな検証にFailした制約は、Confirmによって生成されたアサーションに変換され、RTLシミュレーションに統合されます。

シミュレーション結果は内部で統合され、Failした制約のデバッグが容易になります。確認は、SDCのFormalなLintを実行し、誤ったマルチサイクルパス、生成されたクロック波形、および生成されたクロック間の整合性を検証します。さらに、Confirmを使用して、設計データがグリッチから安全であることを確認し、CDC / RDC検証を実行します。

FishTail Design Automationは、オレゴン州ポートランドとインドのバンガロールを拠点として2002年に設立されました。

■Gate-Levelシミュレーションを不要に

当社のSDC検証ソリューションは、誤った制約に起因するシリコンの障害を回避します。これにより、Gate-Levelのシミュレーションが不要になります。
Gate-Levelのシミュレーションは制約のバグを検出するためには、不完全で、しかも往々にして１日で終わりません。

■No Noise

制約検証用に特別に開発された独自のFormalなエンジンを使用することにより、設計者にノイズ（不用なWarningや、疑似エラーなど）が多発することはありません。微妙な問題については、制約の正確さのために、進んだ検証手法によってコメントを付与します。

■RTLシミュレーションによるシームレスな統合

Formalに証明できないものは、SystemVerilogアサーションに変換されます。Confrimによって生成されたSVAはRTLシミュレーション環境に統合され、既存のリグレッションテストを再利用しながら制約の正確さを確立します。
ConfirmはRTLをゲートに変換しないため、RTLシミュレータとの統合はシームレスです。Confirmによって生成されるSVAはコンパクトで、設計データ上の任意のRTLを参照できるため、ロジックコーンの複雑さの影響を受けません。
ReForcusを使用すると、GateLevelの制約をRTLにマッピングして、RTLを使用したSDCサインオフを可能にします。

■レビュー容易性

FishTailのFormal+ABV SDC検証メソドロジーにより、設計者は実際の制約の問題を確認できます。FishTailのSDC検証ソリューションを使用する際に必要なレビュー作業が少ないため、組織内で広く展開できます。

■適用内容

Formal SDC Lint
Generated Clock Waveform Verification
Timing-Exception Verification
Glitch Verification
Clock-Domain Crossing Varication
Reset Domain Crossing Verification

FishTailのSDC生成ソリューションは、設計データのRTLを読み取り、その情報から、デザインのクロック定義、入出力遅延、clock groups, clock senses、およびタイミング例外を生成します。オプションで、デザインのモードと、デザインを特定のモードにするcase analysesを指定することもできます。また、RTLから.libモデルを生成します。これらのモデルは、ブロックの実装中の設計バジェットに使用されます。ツールによって生成された制約は、SDC検証ソリューションを使用して検証されます。

FishTail Design Automationは、オレゴン州ポートランドとインドのバンガロールを拠点として2002年に設立されました。

■生産性の向上

設計中のRTLでcorrect-by-constructionで制約を自動的に生成することにより、このタスクの実行に必要な時間と労力を短縮します。SDCの専門知識のレベルが異なる地理的に分散したチームが制約を作成する方法に一貫性を確保します。

■面積/電力削減

業界最高の例外制約の生成により、デザインの機能に基づいて、排他的なclock groups、falseおよびmulti-cycle pathsが識別されます。シングルサイクルタイミングに対するこれらの例外は、通常、面積と消費電力を1～3％削減します。またP＆Rの終了時にタイミングを満たさないパスの数が劇的に減少します。

■高速なP＆R実行時間

QoRに影響を与えたり、タイミング結果を変更したりすることなく、デザインのクロック/レジスタを削減するclock-sense stop-propagation制約を生成することにより、P＆R実行時間を大幅に改善できます。

■生成された制約の検証

SDC生成フローの一部として、SDC検証を自動的に実行して、生成された制約の品質をチェックします。設計者は、ツールによって抽出されたタイミング例外のアサーションを生成できるため、3rdPartyのシミュレーションツールを使用してこれらの例外を検証できます。

■適用内容

Clock Generation
Mode Generation
Clock-Sense Generation
Timing-Exception Generation
Lib Generation

FishTailのSDC管理ソリューションは、設計データからSDCまたはTCL制約を取得し、RTLまたはネットリストを使用し状況に応じて変換します。
このSDC管理は、RTL制約をゲートレベルにマッピングすること、またはゲートレベル制約を変換してRTLに適用することで、
　- IP制約をSoCにプロモート
　- SoC制約を下位ブロックにデモート
　- マルチモード制約を１つにマージ
などに使用されます。
これらの変換の整合性は、SDC同等性検証ソリューションを使用して検証されます。

■Annotated 制約マッピング

FishTailによって追加されたSDCの制約がマップ、プロモート、デモート、またはマージされると、元の制約の場所が維持されるため、設計者が並行してSDCファイルを操作しているときでも、ユーザの作成したTclとそれに関連するコメントを用意に確認できます。

■業界最高のMode-マージ

FishtailのModeマージソリューションは、マージされる各Modeの制約の記述方法に制限がありません。 マージされるModeの数にも制限はありません。 シナリオのマージがサポートされています。あるModeが別のModeを制御する必要はありません。ユーザーは、サインオフ品質のマージされた制約、または実装を推進するためのより単純な制約を作成できます。

■正確な制約の推進

トップレベルのクロックをIPクロックに自動的にマッピングした後、IP内のタイミング例外は、範囲が指定されたブロック内にとどまるようにしながら、階層の上位に慎重にプロモートされます。これにより、IP制約を再利用する際の一般的な間違いを防ぐことができます。つまり、IPレベルで正しいことが検証された範囲よりも広い範囲のSoCに制約を適用します。

■変換（マッピング、プロモート、デモート、またはマージ）の検証

制約がマッピング、プロモート、デモート、またはマージされた直後に、これらの変換の品質は、網羅的（すべてのパスが検証される）でありながら高速な業界最高のSDC同等性検証ソリューションを使用して確立されます。不一致があった場合は、強力なデバッグツールを使用して簡単に根本的な原因究明が可能です。

■適用内容

SDC Mapping
SDC Promotion
SDC Demotion
SDC Mode-Merging
SDC Equivalence

■ハイブリッド光学シミュレーション

OLEDパネルシミュレーションには、ミクロ光学とマクロ光学を合わせた解析が不可欠です。FDTDを補い、マクロ光学まで拡張するため、光線追跡が追加されています。FDTDと光線追跡のミックスにより、パネルのような大規模解析が可能になりました。

■光漏れの予測・分析ソリューション

WOLEDでは、サブ画素間の光漏れが深刻な問題です。ExpertOLEDは内部光の伝播経路を表示し、迷光強度を計算します。
これらの情報で、画素構造を最適化できます。

■実製造プロセスに基づいた使いやすい自動構造生成

実プロセスをエミュレートするユーザフレンドリーなインタフェースで、実GDSⅡマスクを読み込んで、簡単に構造生成できます。

■材料モデルフィッティング

実行時間を短縮し、精度を高めるために、エンジン内にDrude-Lorentzモデルが適用されています。高精度な結果を高速に得られます。

■フレキシブルな構造生成

レンズ、回折格子、拡散フィルムなどの様々な形状を直感的に描けます。

■使いやすい構造生成機能

リアルなモデル構造を、複雑な手続きなしで、GDSⅡマスクファイルから生成可能です。

■適応グリッド生成

十分広い領域への適応グリッドで、実行時間とメモリが節約できます。

■WOLEDシミュレーションの実現

WOLEDの色解析が簡単にできる機能を備えています。
タンデム構造とカラーフィルタを備えたWOLEDを最適化できます。

■エレクトロルミネセンス

OLEDデバイスへの電流・電圧の印加に応じた、発光パワー、電流プロファイル、電子と正孔の濃度、バンドベンディングの推定ができます。

■吸収

各層で消衰・閉じ込められたパワーを推定できます。

■複数の境界条件をサポート

シミュレーション結果が実測と一致するよう、PML,PBC,SBCなどの、より効果的な境界条件が提供されています。

■さまざまな出力と分析ツールがビューアで利用できます

私たちのソリューションは、OLEDの光学・電気特性を分析します。
デスクトップ環境で、大容量メモリを活用し、高速・高精度な計算が可能です。

■EL発光の層厚み水準振り解析

層厚みの調整と、それによるマイクロキャビティ効果の最適化は、OLEDデバイスで高い発光効率を得るために非常に重要です。ExpertOLEDは、層厚み水準振りにともなうキャビティ効果により変化する光のパワーを示します。

■バッチ実行

複数の計算プロジェクトを登録しておき、順次自動計算させることができます。夜間や休日での、複数プロジェクトの連続計算に威力を発揮します。

■使いやすいデータ処理

ビューアで結果を確認できるだけでなく、シミュレーションのすべての結果をExcel形式で出力できます。Excelでお望みどおりにデータを加工できます。

■並列計算

並列計算により、シミュレーションの速度が向上します。計算に使用するCPUの数を指定できます。

■システム要求

Hardware：WindowsPC
OS： Windows 8.1,10,11 Windows Server 2012, 2012R2(64bit)
CPU： 3.0GHz以上　12コア以上推奨
Memory： 16GB以上　32GB以上推奨

新機能　～Enhancement～

■ GDSⅡ内の複数領域シミュレーション

GDSファイルを直接読み込め、液晶境界条件が自動設定されます。

■ 構造材料の編集と選択が便利

単一ファイルによる統合システムにより、材料情報の管理が容易です。

■ 利便性を高めたシミュレーション設定

構成設定を保存して、いつでも再利用できます。

■ 実製造工程手順で表示できる構造生成

■ 強力な自動メッシュ生成

■ リアルな液晶動作を解析するための結合容量計算

■ 安定したアンカリングモデルアル

■ ミックスモード (TFT+LC)

■ 実行時間短縮のための並列計算

■ 多彩な結果表示ができる光学解析シミュレーション

活用例リスト

■ システム要求

Hardware：WindowsPC
OS： 　 Windows 8.1,10,11 Windows Server 2012, 2012R2(64bit)
CPU： 　 3.0GHz以上　12コア以上推奨
Memory： 16GB以上　32GB以上推奨

9812DX: 全世界で100社以上が採用している業界のデファクトスタンダード
9812シリーズの最新機種

■適用範囲

• テクノロジ開発におけるプロセス品質モニタリング
• Spice モデルパラメータ抽出における雑音解析
• 先端回路設計におけるプロセス/デバイス評価

■主要諸元

• 電圧LNA : <0.03-10MHz, 0.65nV/√Hz (@5kHz)
• 電流LNA : <0.03-1MHz, 0.7pA/√Hz (@5kHz)
• 高精度、または広帯域 電流LNA : オプション
• 17種類のゲート/ベース抵抗、15種類のドレイン/コレクタ抵抗
• プログラマブルバイアス電源フィルタ
• 最大端子電圧/電流 : 100V, 100mA (標準), 200V, 200mA (オプション)
• 最小直流電流分解能 : < 0.1nA
• 標準雑音測定時間 : 10sec
• ESD 保護素子内蔵
• 16bit ADC/DSA, GPIBカード内蔵
• インピーダンスマッチング範囲 : 10-10MΩ
• RTN測定能力 : 最大960kポイント

Features

画像処理

ExpertIPは、液晶ディスプレイや有機ELディスプレイなどのフラットパネルディスプレイ内の画素写真からGDS情報を抽出します。

■画像のマージ

良好なGDSデータを得るには顕微鏡で何枚もの高画質写真を撮って一つの画素写真にまとめます。
ExpertIPは写真のパターンを検出し自動的に接合します。

■GDSの抽出

ExpertIPは写真内の色の違いからパターンの境界を検出します。
イメージ上で画素サイズを定義すると、高精度なGDSデータを出力します。

■CD ( Critical Dimension )

メタル線の限界寸法はディスプレイの電気的・光学的特性に影響を及ぼします。
抽出されたGDS上のメタル線の幅や任意パターンの寸法を測ることができます。
また、実寸法を用いて実画素の特性を正確にシミュレーションすることが可能です。

■開口率

ディスプレイ技術において、開口率は画素の明るさに明確に影響を及ぼすため、大変重要です。
ExpertIPは、生成されたGDSから選択された図形の面積を計算します。
どんな形状の画素の開口率も容易に素早く知ることができます。

■システム要求

Hardware：WindowsPC
OS：　　　 Windows 8.1,10,11 Windows Server 2012, 2012R2(64bit)
CPU：　　 3.0GHz以上　12コア以上推奨
Memory： 16GB以上

■プロセス工程にもとづいた３次元構造生成

■実構造内の容量と抵抗を抽出

■少ないメッシュで高精度

• メッシュ依存性の少ないRC抽出ソルバ
• 複雑な構造でも安定したメッシュ生成

■GDSⅡを読み計算領域を複数設定

GDSファイルをそのまま使えます。
境界条件は自動設定されます。

■ 材料の選択・編集が便利

材料情報の管理を単一ファイルの統合システムでお手伝いします。

■シミュレーション設定の向上が容易

設定を保存して、いつでも再利用できます。

■STRUCTURE

■ 強力な自動メッシュ機能

■ 半導体やディスプレイなどの電子デバイス向けRC抽出ツール

■ ExpertRCの長所

• 適応性のある構造生成
• ２軸異方性材料まで対応
• 多層配線の全体抵抗を抽出
• マルチコア高速並列計算
• メッシュサイズ依存性が小

■システム要求

Hardware：WindowsPC
OS：　　　 Windows 8.1,10,11 Windows Server 2012, 2012R2(64bit)
CPU：　　 3.0GHz以上　12コア以上推奨
Memory： 16GB以上