DC-C – 株式会社ジーダット https://www.newjedat.arum-net.com/zh Thu, 27 Jun 2024 04:26:29 +0000 zh-Hans hourly 1 https://www.newjedat.arum-net.com/wp-content/uploads/2022/05/cropped-super-big-icon-32x32.jpg DC-C – 株式会社ジーダット https://www.newjedat.arum-net.com/zh 32 32 版图验证 https://www.newjedat.arum-net.com/zh/semi_design/layout_verification/ Wed, 02 Mar 2022 12:05:06 +0000 https://www.jedat.co.jp/?page_id=10776 版图验证
SX-Meisterロゴ

设计约束版图验证

SX-Meister DC-C

减少版图设计初期阶段的错误，提高设计品质
预先防止设计约束违反，减少返工，大幅缩短设计周期

  • 从版图设计初期阶段便可进行DRC、LVS、LPE不能完全验证的针对Instance、Net的各种约束的验证。
  • 基于电路图的简单约束设定
  • 利用GUI可方便生成和编辑约束规则
  • 显示分析错误所需信息
  • 显示颜色导图
SX-Meisterロゴ

X-Meister Mentor Calibre I/F

从Ismo-Advanced上执行Calibre并通过RVE进行调试

・在SX-Meister的定制自动设计流程中，无缝集成Calibre进行验证，从而缩短验证时间。

・在设计中直接启动Calibre进行版图验证。

・可直接进行验证结果的显示和调试

]]>