2020年7月9日 / 最終更新日 : 2022年5月1日 Jett イベント情報

パートナー企業の Virtual DAC2020 出展情報について

株式会社ジーダット

イベント情報

2020年7月9日

イベント情報

パートナー企業の Virtual DAC2020 出展情報について

お客様各位

2020年7月9日
株式会社ジーダット

「JEDATウェビナー2021 Vol.10パートナー企業の Virtual DAC2020 出展情報について

来る2020年7月21日（火）から25日（土）(現地時間　20日～24日)まで、米国カルフォルニア州サンフランシスコから「57回 DAC (Design Automation Conference)」が “Virtual DAC” として発信開催されます。　

https://dac.com/

57回 DAC において、当社のパートナー各社は、下記の通り展示・デモを行います。
ご登録は事前に　https://dac.com/content/registration-rates　でお願いいたします。”I LOVE DAC” へのご登録は無料で、下記が可能となります。
登録後に、DACよりメールが届きますので、そこからVirtual DAC会場へアクセスできます。

Access to your Virtual Booth
Keynote sessions
SKYTalks (mini-keynotes)
Tech Talks & Analyst Reviews
RISC-V Presentations
Design-on-Cloud Presentations
DAC Trivia – play to win prizes
Daily Virtual Networking Happy Hour – Monday – Friday

なお、オンラインでの打合せも可能です。時間帯は　太平洋夏時間（PDT）を基本としておりますので、各ブースでご確認ください。
また、当社パートナー各社とのお打合せをご希望の場合は、お手数ですが事前にこちらまでご連絡ください。

Agile Analog Ltd.　　　

自動設計手法によるカスタマイズ可能な最適なアナログIPの提供

ADC/DAC、Charge-pump, Programmable-Threshold Comparator
LDO, Side-channel attacks セキュリティIP, 温度センサ

CTOのMike Hulseが、下記発表を行います。（聴講には、Designer/IP/Embedded Specialの登録が必要です。）
7月24日（金）朝5:30AM（現地時間　23日　1:30PM）
IP Track/Trends in Meeting IP Challenges for a New Decade
“Shortening Analog IP Design Time: An Automatically Generated SAR ADC for IoT Applications”

https://www.agileanalog.com/events/dac-2020

Fractal Technologies Inc.　　　

社内および社外IPの品質の包括的な検証を提供します。

Crossfire Tool DEMO　(IP検証)
IPDelta Tool DEMO　（バージョン間の検証）
Splitfire　Introduction　(Crossfire Job Management)

https://www.fract-tech.com/Fractal-at-virtual-event-DAC-2020

ProPlus Electronics Co., Ltd.　　　

業界最速のシミュレーションと、AIドリブンのテスト・計測装置のご紹介

FastSPICE simulation solutions, NanoSpice
AI-driven automatic SPICE model extraction solution
Spec-Driven Extraction Platform (SDEP);
All-in-one semiconductor parameter analyzer FS-Pro, 1/f noise measurement system 9812DX

http://www.khai-long.cn/newsshow-en.php?cid=21&id=376

Scientific Analog, Inc.　　　

ミックスドシグナル検証を、高精度にSystem Verilog環境で実現

XMODEL: fast and accurate simulation of analog/mixed-signal systems entirely in SystemVerilog
GLISTER: build top-down analog models in schematic forms without writing codes
MODELZDEN: automatically generates bottom-up analog models from your circuit schematics or netlists

https://www.scianalog.com/news/dac2020/